Интегральные схемы усилителя-ограничителя и синхронизатора на основе гетеропереходных арсенид-галлиевых транзисторов
Рассмотрены вопросы проектирования интегральных схем усилителя-ограничителя и синхронизатора на основе гетеропереходных арсенид-галлиевых транзисторов. Предложена оригинальная схемотехника блоков, проведено компьютерное моделирование. Проведены экспериментальные исследования устройств для скорости передачи 12.5 Гбит/с. Экспериментальные результаты хорошо совпадают с результатами моделирования.